K4Z80325BC-HC14

امکانات

• 2 کانال مستقل مجزا با رابط نقطه به نقطه برای داده، آدرس و فرمان

• ورودی های ساعت دیفرانسیل نرخ داده نیم CA CK_t/CK_c برای CMD/ADD (CA) در هر ۲ کانال

• چهار ورودی ساعت دیفرانسیل نیم نرخ داده WCK_t/WCK_c، که هر کدام با یک بایت داده (DQ، DBI_n، EDC) در کانال مرتبط هستند

• داده‌های دو نرخ داده (DDR) (با توجه به WCK)

• آدرس فرمان دو نرخی داده (DDR) (با توجه به CK)

• 16 بانک داخلی

• 4 گروه بانک برای tCCDL=3 tCK و 4 tCK

• معماری پیش واکشی 16n: 256 بیت در هر آرایه دسترسی خواندن یا نوشتن در هر کانال

• طول انفجار: فقط 16

• تأخیر READ قابل برنامه ریزی: 9 تا 31 tCK

• تأخیر WRITE قابل برنامه ریزی: 5 تا 8 tCK

• WRITE عملکرد ماسک داده از طریق گذرگاه CA (ماسک تک بایتی/دو بایتی)

• وارونگی گذرگاه داده (DBI) و وارونگی گذرگاه آدرس فرمان (CABI)

• آموزش آدرس فرمان: نظارت بر ورودی آدرس فرمان توسط سیگنال‌های DQ/DBI{0}n/EDC

• آموزش ساعت WCK2CK با اطلاعات فاز توسط سیگنال های EDC

• آموزش خواندن و نوشتن داده ها از طریق READ FIFO (عمق 6)

• پیش بارگذاری الگوی FIFO با دستور LDFF

• بارگذاری داده های نوشتن مستقیم به READ FIFO با دستور WRTR

• خواندن متوالی READ FIFO با دستور RDTR

• یکپارچگی انتقال داده خواندن/نوشتن با بررسی افزونگی چرخه‌ای با استفاده از نیم یا کامل نرخ داده CRC تضمین شده است

• حالت روشن/خاموش EDC READ/WRITE

• الگوی نگهداری EDC قابل برنامه ریزی برای CDR

• تأخیر CRC READ قابل برنامه ریزی=1 تا 4 tCK و تأخیر CRC WRITE=10 تا 16 tCK

• حالت های کم مصرف

• سنسور دمای روی تراشه با قابلیت خواندن

• شارژ خودکار برای هر دسترسی پشت سر هم

• حالت های تازه سازی خودکار و خود به روز رسانی

• 32 میلی‌ثانیه، به‌روزرسانی خودکار (16 هزار چرخه)

• نرخ تازه سازی خود کنترل شده توسط سنسور دما و بازخوانی آرایه جزئی

• به ازای هر بانک / به ازای-2-بازسازی بانک

• خاتمه روی قالب (ODT)

• کالیبراسیون خودکار ODT و قدرت درایور خروجی با مقاومت خارجی ZQ

• خاتمه قابل برنامه ریزی و افست قدرت درایور (40 اهم تا 60 اهم)

• VREF داخلی برای ورودی های داده و ورودی های CA با سطوح قابل برنامه ریزی

• VREF داخلی جداگانه برای ورودی های CA (فرمان / آدرس).

• فروشنده ID1 و ID2 برای شناسایی

• پیکربندی حالت x16/x8 در روشن شدن با EDC تنظیم شده است

• پیکربندی حالت شبه کانال (حالت PC) در روشن شدن با CA6 تنظیم شده است

• 1.35 ولت پلاس /- 0.0تغذیه 405 ولت برای عملکرد دستگاه (VDD) (قطعات خاص از 1.25 ولت به علاوه 0.0375 ولت پشتیبانی می کند)

• 1.35 ولت پلاس /- 0.0تغذیه 405 ولت برای رابط ورودی/خروجی (VDDQ) (قطعات خاص از 1.25 ولت و 0.0375 ولت پشتیبانی می‌کنند)

• منبع تغذیه 1.8 به علاوه 0.108V / - 0.054V برای VPP

• بسته 18 0 توپی BGA با زمین 0.75 میلی‌متری

• اسکن مرزی مطابق با IEEE1149.1