MT41J256M16HA

DDR3 SDRAM از معماری سرعت داده دوگانه برای دستیابی به عملکرد با سرعت بالا استفاده می کند. معماری سرعت داده دوگانه یک معماری 8n-prefetch با رابطی است که برای انتقال دو کلمه داده در هر چرخه ساعت در پین های I/O طراحی شده است. یک دسترسی خواندن یا نوشتن برای DDR3 SDRAM شامل یک انتقال داده با پهنای 8n بیت و یک چرخه ساعت در هسته DRAM داخلی و هشت انتقال داده متناظر با عرض n بیت و نیم چرخه ساعت در پین های ورودی/خروجی